TSMC совершила прорыв в технологии транзисторов: новый подход приближает индустрию к чипам с техпроцессом менее 1 нм

TSMC совместно с Национальным университетом Ян Мин Чао Тун (NYCU) в Тайбэе совершила важный прорыв в разработке транзисторов следующего поколения. Исследователи показали, что вместо нанесения новых материалов на канал эффективнее модифицировать сам материал канала. Такой подход предусматривает создание буферного слоя перед добавлением изоляционного материала и затвора, управляющего потоком электронов через транзистор.

Большинство современных чипов используют транзисторы FinFET или GaaFET, представляющие собой трёхмерные структуры, в которых затвор окружает выступающий канал. Однако по мере уменьшения толщины канала до 5 нм и его длины до 3–5 нм затвору становится сложнее контролировать поток электронов. При толщине менее примерно 3 нм электроны также начинают взаимодействовать с затвором, увеличивая сопротивление.

Для решения этих ограничений производители исследуют двумерные монослойные транзисторы. Их толщина составляет всего один молекулярный слой, что обеспечивает более эффективный контроль со стороны затвора и меньшее сопротивление. MoS₂ особенно интересен благодаря толщине 0,7 нм, однако его малая толщина создаёт проблемы при формировании равномерного диэлектрического слоя затвора традиционными методами.

TSMC и NYCU предложили другой подход: они модифицировали поверхность MoS₂ с помощью сверхтонкого эпитаксиального слоя алюминия. После нанесения алюминий окислили, сформировав оксид алюминия толщиной всего 0,42 нм. Затем поверх него исследователи добавили диэлектрический материал затвора из оксида гафния с высокой диэлектрической проницаемостью (high-κ).

Благодаря такой обработке поверхности исследователи смогли добиться более точного контроля потока электронов и снизить сопротивление транзистора на основе MoS₂ до уровня, сопоставимого с использованием диэлектрического слоя толщиной 1 нм. Работа TSMC и NYCU направлена на преодоление ограничений двумерных транзисторов и рассматривается в рамках развития технологий для будущих чипов с техпроцессами менее 1 нм.